板級電源設計之DCDC電源管理晶元電路設計

在《板級電源設計之DCDC電源管理晶元選型》一文中詳細的介紹了如何選擇一款適合系統的電源管理晶元。本文中將針對選型結果進行詳細的DCDC電源電路設計。

上一文中提到設計前需要明確系統對電源的要求，如紋波要求、負載波動、負載電流等，本文將針對上述要求進行詳細的電路參數計算與設計。上文中的假設----輸入電壓5.0V；供電電壓3.3V；紋波要求：±1%；負載波動：±5%；負載電流：2A。

圖1是被選型晶元datasheet給出的簡易電路模型，從圖中可以看出有諸多元器件的參數需要確定。

圖1 簡易電路

1、反饋電阻R1和R2計算

反饋的目的是晶元通過自適應控制技術實時根據輸出電壓來反饋調節輸出，原因是當負荷出現波動時輸出電壓軌道會有變化，所以就需要實時調節輸出電壓。在datasheet中Adjusting the voltage一節中給出詳細計算公式（不同廠家會有區別）：

Vo=Vref*((R1/R2)+1)，Vref = 0.8V。當Vo=3.3V時可得R上=75K，R下=23.7K（使用24K代替）。

2、RT Mode電阻Rrt計算：

RT電阻用來設置DC/DC晶元的 開關（switch）頻率，理論上開關頻率越高需要使用的電感就越小，PCB佔用面積就越小，但開關損耗就越大轉化效率就越低。所以要在轉換效率、PCB面積及最小可控時間上進行折中。開關頻率與RT電阻關係如圖2所示。手冊推薦開關頻率為480kHz，參考電路RT電阻取值為100K，帶入RT電阻公式：

可以確定此時的開關頻率499kHz。手冊中所給晶元效率曲線開關頻率為480~500kHz，所以RT電阻取值為100K。

圖2

3、緩啟動電容Css計算

緩啟動電容的作用是控制輸出電壓的壓擺率。當輸出電容很大，上電時需要較大的電流給輸出電容快速充電至輸出電壓；較大的充電電流可能使輸出電流達到晶元的極限，或者從電源輸入吸入較大的電流導致輸入電壓出現軌道塌陷。Css電容計算公式為：

手冊建議Tss=3.5mA，參考電源電壓Vref=0.8V，緩啟動充電電流Iss為2.3μA。可得緩啟動電容Css=10nF。

4、輸出電感Lo計算

假設系統3.3V電源特性如最後表格：

手冊給出的計算公式為：Kind是電感的紋波電流係數，通常取值為0.1~0.3，手冊推薦按0.3計算：

2.3uH附近常見的標準值為2.2μH和2.7μH。根據手冊給出電感紋波電流計算公式：

由輸出電感2.7μH可計算約為0.98A。

5、輸出電容Co計算

手冊給出的最小輸出電容計算公式：

其中Iout為負載電流變化設為2A，Vout為允許電壓波動設為5%，fsw為開關頻率499kHz。帶入公式可得Co最小為50μV。

輸出電容最大的ESR值：

其中電壓紋波1%計算為33mV，電感紋波電流為0.98A，可得最大ESR值為33.67mΩ。

DCDC輸出濾波儲能電容常採用固態鋁電容，本文以某型號電容6SVPC100MY，為100μF±20%，ESR為為30 mΩ。為了得到更小的紋波特性，輸出電容應該使用兩個6SVPC100MY進行並聯。

圖3

由輸出電感和電容組成的LC低通濾波器截止頻率約為開關頻率的1.3%，能夠有效的抑制DCDC電源產生的雜訊和EMI問題。

6、其他要求：

手冊推薦BOOT電容：0.1μF陶瓷電容（X7R/X5R介質材料），耐壓≥10V。

手冊推薦輸入電容：PVIN和VIN去耦電容至少4.7μF，要求為陶瓷電容（X5R/X7R介質材料）。

7、PCB layout要求

對於DCDC電源管理晶元，PCB layout的質量至關重要，所以手冊也給出了明確範例和要求。

（1）電源INPUT/OUTPUT電容top層地需要與內層地通過過孔相連接；

（2）晶元底部地焊盤為散熱用途需要通過地孔連接地層，底部綠油開窗。

（3）PVIN旁路電容應該使用低ESR的陶瓷電容（X5R/X7R介質），電源INPUT和地形成環路應該最小。

（4）VIN旁路電容應該使用低ESR的陶瓷電容（X5R/X7R介質），該電容地不能與PVIN的地連在一起。

（5）PH引腳連接內部開關，外部電感要僅靠PH引腳放置，該部分PCB要盡量減少與地層或電源層的電容耦合，即PCB銅皮面積要盡量小。

（6）輸出濾波電容的地銅皮應該與PVIN旁路電容銅皮相連。該銅皮要儘可能寬但是距離要儘可能短。

（7）RT電阻信號為雜訊敏感信號，應該儘可能靠近IC，並且地路徑也要儘可能短，如圖4，通過top層銅皮直連IC底部地焊盤。

（8）其他元器件擺放位置如圖4所示。

圖4

相信各位朋友，閱讀了這兩篇的經驗分享，以後在設計DCDC電源時會得心應手。後續文章為《LDO電源晶元的選型與電路設計》。